超导量子计算扩大纠错规模

从芯片到千比特整机，超导量子计算还有一场硬仗

量子计算机，什么时候能帮人们研发新药、找到新材料？ 这些应用被讨论了很多年，研究人员也一直在推进一项基础工作：让机器能够可靠地完成更复杂的计算。 如今，超导量子计算已经在实验中跨过一道重要门槛——扩大纠错规模，逻辑错误率可以随之下降。 用更多硬件资源换取更高可靠性，已经有了实验依据。 而要把纠错实验中的进展落地到更大的系统中，封装、线路和测控就都要跟上。 更多比特怎样连接，控制信号怎样送进去，计算结果怎样准确读出来，需要从整机设计时就一起考虑。

正元量子选择从芯片的底层连接和控制切入，下一阶段瞄准千比特超导量子计算机。 11月10日，这家成立于2026年的公司宣布完成近亿元天使轮融资，投资方包括深创投、浦东创投、德宁资本、湘江信成、深圳天使母基金等机构，多维资本担任独家财务顾问。 本轮资金将主要用于千比特超导量子计算机研发，加速三维封装、低温互连和集成测控等关键技术验证。 这些环节能否跟上规模扩展，也将影响芯片上的比特最终能发挥多大作用。 比特多了，整台机器都得跟上。 先把“千比特”放回行业坐标。

早在2023年，IBM就发布过1121比特的Condor处理器。 同年推出的Heron则以133比特起步，重点改善操作性能。 增加数量、提高质量，一直是超导量子计算需要同时推进的两件事。 判断一台机器的能力，还要看这些比特能以多高的精度操作、可以怎样连接，以及能够支持多复杂的计算。 超导路线是在芯片上制造电路，电路由电容、电感和关键的“约瑟夫森结”构成，被放在接近绝对零度的环境里，低温的环境让电路的量子特征能被保留，其中两个能级作为0和1，再用精确的微波脉冲操控状态。

和普通比特相比，量子比特还可以处于0和1的叠加态，多个比特之间也可以产生纠缠。 这些特性构成了量子计算的资源，也带来了特殊的控制要求。 提到叠加，很多人会想到薛定谔的猫。 在这个思想实验中，猫和一套由放射性原子控制的装置被关进盒子，原子是否衰变决定猫的生死。 如果将微观世界的叠加规律直接用于描述整个系统，就会得到一个令人困惑的结果：猫似乎处于“活着”和“死去”的叠加状态。 薛定谔借此追问，量子规律与日常经验究竟应该怎样衔接。 造量子计算机，则要把这些规律变成可控制的物理过程。

研究人员需要让量子状态尽可能少受环境干扰，同时又要通过信号精确地操控和测量它们。 超导芯片因此需要工作在接近绝对零度的环境中，材料、线路和外部设备都要受到严格控制。 即便如此，错误仍然难以避免。 材料缺陷、外界噪声、控制偏差，都可能影响计算； 操作不断累积，结果就可能越来越不可靠。 量子纠错的思路，是用多个物理比特共同编码一个逻辑比特，反复检查错误留下的迹象，再据此进行处理。 麻烦在于，纠错本身也需要操作，也会引入错误。 只有器件和操作达到足够高的精度，增加纠错资源才有望持续改善可靠性。

中国科大关于“祖冲之三号”的研究，以及Google的Willow的研究，先后在各自实验条件下验证了超导量子计算的关键进展：扩大表面码纠错规模，逻辑错误率随之下降。 这也是“越纠越对”的含义。 量子计算机要支持更复杂的纠错和计算任务，系统还需要容纳更多高质量比特，并让它们准确地共同工作。 千比特整机所说的，通常是物理比特数量； 能够形成多少可靠的逻辑比特，还取决于错误率、纠错方案和连接方式。 性能要求还会随着运行方式变化。 单独操作一个比特，与同时操作许多比特，面对的条件并不完全相同。

控制信号可能影响附近器件，多路读出也需要处理相互干扰。 整机需要在这些操作共同进行时，保持足够高的精度。 规模压力也由此传导到了芯片之外。 假设芯片上的比特密度不变，把正方形芯片的边长扩大一倍，面积变成四倍，可以容纳更多比特； 但如果信号主要从四周引出，接线边界只增加了一倍。 内部越来越拥挤，出口却跟不上。 如果继续把线路挤细、挤密，还要处理串扰、损耗和加工问题。 离开芯片后，线路又需要穿过制冷设备的不同温区，在准确传送信号的同时，控制带入低温端的热量。 IBM已经把这类问题纳入系统架构。

2026年8月，该公司公布连接并运行两个模块化低温系统的进展，新设计增加了布线空间，也为处理器之间的连接创造条件。 一颗性能不错的芯片，需要一套同样精密的系统，才能发挥作用。 国内已有一批企业持续投入超导量子计算，布局覆盖芯片、测控、整机和云平台。 多年研发与项目实践积累的工艺、控制和系统集成经验，也为后续扩大规模打下了基础。 对于新团队，千比特目标需要落实为一系列工程选择。 扩大单颗芯片，会对加工和信号引出提出更高要求； 连接多个芯片，则需要处理芯片之间的操作精度与系统协调。

不同方案有各自的代价，也需要不同的验证方法。 正元聚焦的量子芯片、信号连接与系统控制，正处在这些规模化难题之中。 把连接转向第三个维度。 正元量子的研发起点，可以从郑亚锐此前的经历中找到线索。 他博士毕业于中国科学院物理研究所，自读博起便从事超导量子计算研究。 博士及博士后期间，他均师从中国科学技术大学朱晓波教授。 他曾以第一作者身份参与超导量子芯片上求解线性方程组的实验，并参与多比特量子实验及相关布线技术研发。 创业前，郑亚锐在头部互联网公司负责超导量子硬件研发，带领团队推进芯片设计、加工与测试。

联合创始人吴大超则参与过中国科大“祖冲之三号”的相关研究。 从芯片设计、工艺制造，到封装、测控与系统集成，正元团队的经验覆盖了量子计算机研发的多个关键环节。 这些环节之间的配合，是整机研发的重要工作。 设计参数能否通过工艺实现，器件是否符合预期，测试结果又怎样反馈到下一版芯片，都需要被反复验证。 芯片希望获得更灵活的控制，往往意味着要增加信号通道； 封装需要容纳这些连接，低温系统则要承受相应负担。 国际上，也有团队沿着既有经验，重新选择工程切入点。

Qolab的创始团队中，John Martinis和Alan Ho此前参与过Google量子计算项目； 创业后，公司将可重复制造和硬件集成作为重点，并与应用材料公司合作推进超导器件制造。 把实验中获得的性能，稳定地做到更多器件和更大的系统上，是这类研发工作要共同面对的考验。 正元当前的一项重点，是芯片连接转向垂直方向。 通过TSV，也就是硅通孔，在硅基结构中建立垂直电连接，再配合三维集成封装，部分信号就可以从垂直方向引出。 接点因此有机会分布到更大的区域，缓解主要依靠芯片边缘出线的限制。

荷兰QuantWare的VIO架构也在探索垂直信号传输，并结合芯片堆叠和芯片间连接来扩展处理器。 不同方案的具体结构各有特点，但都在处理规模扩大后的连接问题。 改变连接方向，只是设计上的第一步。 三维结构需要新的加工和封装配合。 连接能否稳定制造，线路之间会不会相互干扰，集成后能否保持量子比特性能，都要逐项测试。 接点数量增加以后，工艺的一致性也会影响系统能否顺利组装和运行。 据郑亚锐介绍，正元目前正在推进TSV、3D集成封装及高密度集成线束研发，射频性能验证也在进行中。

超导连通性测试用于检验低温下能否形成所需的超导连接，射频性能验证则进一步考察高频信号在相关结构中的传输表现。 连接建立之后，信号通过后的损耗、反射等表现仍然需要测量。 后续还要把相关结构与芯片、控制和读出链路结合，检验系统条件下的效果。 正元布局的高密度集成线束与测控系统，则继续处理芯片之外的问题：更多信号如何穿过不同温区，怎样在有限空间与制冷能力下组织起来，又如何保持控制精度。 设计端也要同步跟上。 比特数量较少时，研究人员可以直接绘制版图，或者用脚本生成结构。

规模扩大后，调整一个器件的位置，可能牵动周围线路、连接关系和加工要求。 正元将量子EDA纳入研发体系，用于支持芯片设计和布线，为更大规模的芯片研发做准备。 这些研发工作，也开始对应到具体的采购需求。 据郑亚锐介绍，正元已获得行波参量放大器和量子芯片等核心零部件订单，并在与潜在客户洽谈整机需求。 其中，低噪声放大器承担着读出链路中的重要任务：把芯片送出的微弱信号放大，同时尽量少加入额外噪声。 器件订单、整机需求和长期研发处于不同阶段，但可以共享工艺与测试积累。

后续的交付、适配和使用反馈，也将帮助团队检验产品在不同系统中的可靠性。 从设计工具到核心器件，再到整机集成，正元正在建设的研发能力，需要在千比特这一规模下共同成立。 一台量子计算机真正交到用户手上，任务才刚刚开始。 对材料或药物领域的研究人员来说，关注点会进一步落到具体问题上：能否算得更准确，能够处理多大的体系，计算结果能否帮助决定下一次实验该怎么做。 这也是量子计算投入大量资源改善硬件的原因。 叠加和纠缠提供了计算资源，算法还需要安排量子状态的演化，利用干涉提高目标结果出现的概率。

最终测量得到的仍是确定的结果，需要通过重复运行和分析提取答案。 能否取得实际价值，要由具体任务来检验。 在化学与材料领域，这样的任务并不缺少。 一种催化剂能否让反应在更温和的条件下发生，一种电池材料能否更稳定地储存能量，都与原子和电子之间的相互作用有关。 电子怎样分布，化学键怎样形成或断裂，会影响物质的性质，也会影响研究人员接下来的判断。 困难在于，电子之间会相互影响。