减少光刻学习周期以加速FOPLP扩展

对于扩展先进 AI 软件的制造商来说，来自各方的压力正在不断增大

一方面，需求持续增长

而另一方面，AI 软件正变得更大，并集成了更多高带宽内存（HBM）和高性能芯片

更不用说生产团队面临的压力，他们需要快速建立新工艺

虽然实现高良率仍然是一个关键目标，但成功越来越取决于制造商能够多快地建立稳定的工艺条件，并从开发转向大批量生产（HVM）

扇出面板级封装（FOPLP）已成为寻求扩展先进封装生产的制造商的一个有吸引力的途径

与传统的基于晶圆的方法相比，FOPLP 可以显著提高基板利用率，同时增加每个基板上生产的封装数量。在一项研究比较中，一个 300mm 晶圆实现了约 55% 的基板利用率，每个晶圆 6 个封装，而一个 300mm 面板实现了 86% 的利用率，每个面板 12 个封装，一个 510 × 515mm 面板实现了 74% 的利用率，每个面板 30 个封装。这使得制造商能够提高制造效率并降低每个封装的成本

然而，要实现这些好处，需要克服重大的光刻挑战

随着面板尺寸的增加，制造商必须应对图案失真、芯片位移以及基板上产生的套刻误差。这些效应直接影响良率，并使工艺优化变得大大更困难

与传统的基于晶圆的工艺不同，面板规模的差异并不均匀。相反，失真模式可以在面板上显著变化，从而产生局部挑战，这些挑战难以使用传统方法纠正

最佳平衡点

最终，工艺工程师必须在套刻良率和吞吐量之间找到“最佳平衡点”。为了弥补面板级失真，制造商通常依赖于一系列校正策略

全局校正可以保持吞吐量，但通常无法纠正局部套刻误差。区域校正可以提高良率，我们研究中的现场数据显示良率在 40% 和 80% 之间，但吞吐量会降低。芯片级校正可以进一步提高良率，但会引入显著的吞吐量惩罚。位置级校正提供了一个折衷方案，在提高良率的同时保持更高的吞吐量

然而，找到这种平衡很少是简单的

确定最佳操作窗口通常需要在各种变量（如曝光场配置、芯片布局、面板布局和套刻阈值）上进行重复实验。每次调整可能都需要另一次试验和另一轮数据分析。结果是增加了工程工作量，额外的材料消耗，更长的开发周期，以及延迟的生产启动

对于压力下需要快速上线产能的制造商来说，每一次额外的迭代都会延迟生产路径

超越试错法

通过将离线计量数据与良率预测算法相结合，制造商可以在承诺进行广泛的物理试验之前评估工艺性能。工程团队不再需要在生产硬件上反复测试可能的操作条件，而是可以提前评估可能的良率结果，并在开发周期早期就识别出有希望的工艺窗口

该流程始于详细的计量测量，以捕捉面板级变异，包括图案误差和晶圆偏移。良率预测算法随后结合工艺变量（如曝光区域配置、面板布局、晶圆布局和套刻阈值）评估这些信息。利用这些输入，制造商可以估算预期良率表现，并在执行完整生产实验前比较替代工艺策略。

其价值不止于简单预测。热图、矢量图、直方图和良率仪表板等可视化工具帮助工程师理解工艺敏感性、隔离变异来源，并更快地识别根本原因（图1）。这使工艺优化更具针对性，并加速决策。

图1：显示1) 分析参数、2) X轴套刻误差和3) Y轴套刻误差的良率预测分析工具。对比这些图谱揭示Y轴表现出最显著的套刻误差，这直接导致良率损失。这一洞察使用户能够准确定位问题根源并有效采取纠正措施，从而提升整体工艺性能。

良率预测技术也已在HVM工艺中使用生产基板进行评估。初始评估中，预测与实测良率差异在1.2%至2.7%之间。进一步分析显示，手动检查判断的变异性是差异的主要来源。在检查工艺标准化后，预测误差降至0.2%至0.8%。

加速认证

在工艺开发期间，制造商可使用良率预测技术通过模拟在运行认证基板前评估工艺条件（图2）。工程师无需完全依赖物理实验，而是评估多种参数组合，识别有希望的运行条件，然后使用认证基板验证预测。这种方法可减少试错迭代，加速工艺优化，缩短开发周期。

图2：在不同工艺条件下生成的残余套刻误差矢量图有助于加速工艺优化，减少试错迭代，并在研发期间提高效率。

同样重要的是，它帮助工程团队将精力集中在优化上，而不是重复的试错实验。

将良率预测扩展至大规模生产

良率预测技术的优势也可超越工艺开发。在大规模生产中，该技术可集成到光刻工作流中，实现实时、在线工艺监控和更早的缺陷检测。

标准的光刻工作流在最终检查确定套刻良率前包含多个工艺步骤。过程中引入的误差可能导致返工或永久良率损失。通过在工作流早期集成良率预测，制造商可在最终检查前识别潜在问题，实现更早干预，同时减少与返工相关的人力、时间和成本（图3）。

图3：良率预测技术可集成到生产工作流中，以支持实时、在线工艺监控和更早的缺陷检测。

这项技术将良率预测的作用从加速工艺开发扩展到支持量产过程中的工艺监控和早期缺陷检测

结论

随着对先进人工智能封装的需求持续增长，制造商面临越来越大的压力，需要建立稳定的工艺流程、保护良率，并更快地从开发阶段过渡到HVM阶段。FOPLP提供了显著的经济优势，但图案畸变、晶圆偏移以及良率/吞吐量权衡可能导致工艺学习周期延长，从而延迟量产进程

良率预测技术为制造商提供了一种从工艺开发到量产阶段解决这些挑战的方法。在开发阶段，这项技术可以减少试错迭代次数，加速工艺优化。在量产阶段，实时、在线监控可以支持更早的缺陷检测和干预。通过将这些功能纳入其FOPLP光刻策略中，制造商可以花更少的时间寻找合适的工艺条件，并更高效地推进稳定、高良率的量产进程

文章Reducing Lithography Learning Cycles To Accelerate FOPLP Ramps首先发表于Semiconductor Engineering.